彩票之家

　　DSP芯片，也稱數字信號處理器，由于采用特殊的軟硬件結構，是一種特別適合于進行數字信號處理運算的微處理器，其主要應用是實時快速地實現各種數字信號處理算法。根據數字信號處理的要求，DSP芯片一般具有如下一些主要特征[2]：在一個指令周期內可完成一次乘法和一次加法；程序和數據空間分開，可以同時訪問指令和數據；片內的快速RAM通常可以通過獨立的數據總線在兩塊中同時訪問；具有低開銷或無開銷的循環和跳轉硬件支持；具有在單周期內操作的多個硬件地址產生器；可以并行執行多個操作； 支持流水線操作，使取指、譯碼和執行等操作可以重疊執行。
    以下是目前常用的DSP芯片的主要性能指標列表[6]：
    另外，TI公司在原來已被人們熟知的TMS320C1X、TMS320C25、TMS320C3X/4X、TMS320C5X、TMS320C8X的基礎上發展了三種新的DSP系列，它們是：TMS320C2000、TMS320C5000、TMS320C6000系列，成為當前和未來相當長時期內TI DSP的主流產品。其中，TMS320C6000系列的速度已超過1G flops。
1.1、DSP芯片的基本結構
    為了快速地實現數字信號處理運算，DSP芯片一般都采用特殊的軟硬件結構。我們以TMX320C3x系列芯片為例介紹DSP芯片的基本結構。TMX320C3x系列芯片的基本結構包括[2]：（1）哈佛結構；（2）流水線操作；（3）專用的硬件乘法器；（4）特殊的DSP指令。這些特點使得TMX320C3x系列芯片可以實現快速的DSP運算，并使大部分DSP操作指令在一個周期內完成。下面分別介紹這些特點如何在TSM320C3x系列DSP芯片中應用并使得芯片的功能的到加強。
    哈佛結構
    傳統的微處理器采用的馮·諾依曼（Von Neuman）結構將指令和數據存放在同一存儲空間中，統一編址，指令和數據通過同一總線訪問同一地址空間上的存儲器[5]。而DSP芯片采用的哈佛結構則是不同于馮·諾依曼結構的一種并行體系結構，其主要特點是程序和數據存儲在不同的存儲空間中，即程序存儲器和數據存儲器是兩個相互獨立的存儲器，每個存儲器獨立編制、獨立訪問。與之相對應的是系統中設置的兩條總線棗程序總線和數據總線，從而使數據的吞吐率提高了一倍。
    在哈佛結構中，由于程序和數據存儲器在兩個分開的空間里，因此取指和執行能完全重疊運行。為了進一步提高運行速度和靈活性，TMS320C3x DSP芯片在基本哈佛結構的基礎上作了改進，一是允許數據存放在程序存儲器中，并能被算術運算指令直接使用，增強芯片的靈活性；二是增加了高速緩沖器（Cache），Cache中的指令在執行時不用再從存儲器中讀取，節約了一個指令周期，在TMS320C3x系列芯片中有64個字的Cache。高速緩沖器（Cache）的作用和算法請參看參考文獻[5]P172~201，這里不予詳述。
    流水線
    DSP芯片廣泛采用流水線以減少指令執行時間，增強處理器的處理能力。TMS320C3x采用四級流水線，處理器可并行處理四條指令。TMS320C3x流水線結構的五個單元和它們的功能如下表：
表2、TMS320C3x流水線結構單元
　 單元名稱
功能
取指單元（Fetch Unit）
從存儲器中取指令和調整程序計數器（PC）
譯碼單元（Decode Unit）
對指令字譯碼和產生地址
讀單元（Read Unit）
從存儲器中讀操作數
執行單元（Execute Unit）
從寄存器組中讀操作數，執行所需的操作，將結果寫入寄存器組中或存儲器中
DMA通道（DMA Channel）
讀和寫存儲器
    基本指令分為四級：取指、譯碼、讀和執行。當處理器并行處理四條指令使，各條指令處于流水線的不同單元。在不發生流水線沖突的情況下，具有流水線結構的處理器的長時間執行效率接近于沒有流水線結構的處理器的四倍。流水線沖突和解決請參見參考文獻{3}10-2到10-14；流水線的具體實現和算法請參見參考文獻[5]P276 ~ 320 。一般來說，流水線對用戶是透明的。
專用的硬件乘法器
    在通用微處理器中算法指令需要多個指令周期，如MCS-51的乘法指令需4個周期。相比而言，DSP芯片的特征就是有一個專用的硬件乘法器，乘法可以在一個指令周期內完成，還可以與加法并行進行，完成一個乘法和一個加法只需一個指令周期。例如，在一般形式的FIR濾波器中，乘法是重用組成部分，對每個濾波器抽頭，必須做一次乘法和一次加法：
FIR： LDF 0.0,R0 ;R0初始化
LDF 0.0,R1 ;R2初始化
RPTS N-1 ;建立重復
MPYF3 *AR0++,*AR1++(1)%,R0 ;R0=h(N-1-i)*x[n-(N-1-i)]
// ADDF3 R0,R2,R2 ;乘/累加
ADDF3 R0,R2,R0 ;加最后一個乘積
程序說明:
調用上述程序時,首先要初始化AR0、AR1、BK三個寄存器。其中AR0指向h(N-1)，AR1指向x[n-(N-1)]，BK=N，N為濾波器的階數；濾波的結果放在寄存器R0中。可見，高速的乘法指令和并行操作大大提高DSP處理器的性能。
特殊的DSP指令
    DSP芯片的另一個特點是采用特殊的指令，這些特殊指令進一不提高了DSP芯片的處理能力。TMS320C3x主要有三類特殊指令：重復方式、延遲轉移和并行指令。
    （1）重復方式允許實現過零循環。TMS320C3x有兩條支持過零循環的指令：RPTB（重復一個程序模塊）和RPTS（重復單條指令，僅通過一次取指來減輕總線擁擠）它們都是四周期指令，僅在第一次通過程序循環回路是產生四個周期的管理開銷，以后所有通過循環回路的管理開銷是零周期。當在重復方式中調整程序計數器時，三個寄存器與程序計數器的調整相聯系，下表對這些寄存器進行了描述：
表3、重復方式寄存器
　 寄存器
功能
RS 重復起始地址寄存器，持有重復程序模塊的第一條指令的地址
RE 重復結束地址寄存器，持有重復程序模塊的最后一條指令的地址
RC 重復結束計數寄存器，記錄的數值為模塊重復次數減1
RS在重復操作的下一條指令地址，RE在單指令重復操作中與RE相同。值得注意的是單指
令循環執行過程不被中斷打斷。以下提供兩個小程序模塊，說明重復操作的使用：
LDI 9H，RC ;重復10次
RPTB RPT_END ;RPT_END->RE,PC+1->RS
RPT_START ...
...
RPT_END ...
　
FPTS 9H ;重復10次,PC+1->RS,RE
...
    （2）TMS320C3x的轉移能力主要包括標準轉移和延遲轉移。標準轉移在執行轉移之前是流水線變空，這導致標準轉移的執行占據四個指令周期。而延遲轉移則不使流水線變空，它保證隨后的三條指令在程序計數器被轉移修改前執行，而此時延遲指令懸空，并且禁止中斷，執行完畢這三條指令。這樣，延遲轉移僅需一個周期。TMS320C3x的延遲轉移是BcondD、BRD和DbcondD。
    （3）由于擁有專門的硬件乘法器、多個獨立的地址產生器和相互獨立的程序、數據總線。TMS320C3x具有多條不同方面的并行指令。這些并行操作指令組有高度并行操作能力，具有如下功能：
·寄存器并行裝入
·并行算術運算
·并行算術/邏輯運算和存儲運算
使用并行指令時要注意必須滿足這些指令操作數的尋址要求。附錄中列出了TMS320C3x的并行指令集。
    （4）值得一提的還有TMS320C3x提供的在片直接存儲器尋址（DMA）控制器。DMA控制器能夠在沒有CPU干預下執行輸入輸出功能，從而減少CPU對執行輸入輸出功能的需要。
1.2、DSP芯片的應用
    現代數字信號處理器是執行高速數字信號處理的IC電路、它恰好適應多媒體信息化社會需求，迅速發展壯大。如今，世界電子器件市上，各種各樣的DSP器件已相當豐富，大大小小封裝形式的DSP器件，已廣泛應用于各種產品的生產領域，而且DSP的應用領域仍在不斷地擴大，發展迅速異常。DSP的應用主要有：
信號處理；
通信，如調制解調器、數據加密、數據壓縮、擴頻通信、糾錯編碼、可視電話等；
語音，如語音編碼，語音識別、語音合成等；
圖形/圖象，如三維圖象處理、圖象壓縮與傳輸、動畫、機器人視覺等；
軍事，如雷達處理、聲納處理、導航、導彈制導等；
自動控制，如引擎控制、聲控、磁盤控制等；
家用電器，汽車電子系統及其它應用領域。
應用DSP的領域可以說是不勝枚舉，電視會議系統里，也大量應用DSP器件。視聽機器里
也都應用DSP。隨著科學技術的發展，將會出現許許多多的DSP新應用領域。